Libre -SOC - Libre-SOC

Libre-SOC on libre pehmeä prosessorin ydin alunperin kirjoittama Luke Leighton ja muiden osallistujien, ilmoitettiin OpenPOWER huippukokouksessa NA 2020. Se noudattaa Virta ISA 3.0 käskykannan ja voidaan ajaa FPGA-levyt , nykyisin käynnistämiseen MicroPython ja muut paljain metalliset sovellukset.

Libre-SOC: n tarkoituksena on olla järjestelmä sirulla  (SoC), jossa on 3D- ja videotoiminto sisäänrakennettuna osana Power ISA: ta ja joka soveltuu yhden levyn tietokoneille , netbook -tietokoneille , IoT-laitteille ja muille pienille tekijöille . täysin ilmainen ja avoin muotoilu.

Design

Libre-SOC on 64-bittinen bi-endian- skalaarinen suoritinydin, joka toteuttaa Power ISA 3.0 -käskysarjan osajoukon. Siinä on 32 × 64-bittisiä yleiskäyttörekistereitä . Se käyttää Wishbone -muistiliitäntää .

Libre-SOC-ydin on hybridimalli, joka perustuu tarkkaan täydennettyyn versioon historiallisesta CDC 6600 -arkkitehtuurista ja yhdistää perinteisen yleiskäyttöisen , vektori- ja grafiikkalaskennan yhdeksi suoritusyksiköksi, mikä vähentää koko sirun monimutkaisuutta ja kokoa. yksinkertaistaa 3D -ohjaimen kehittämistä. Tämä merkitsee tarvetta lisätä pieni lisäys OpenPOWER- käskyjoukkoarkkitehtuuriin nimeltä "Simple-V". SVP64, joka on tällä hetkellä luonnosvaiheessa, laajentaa OpenPOWER-rekisteritiedostot 128: een, mukaan lukien CR-kentät, jotta se selviytyy nykyaikaisista 3D- ja videotehtävistä, mikä tekee Libre-SOCista tehokkaasti Vector-prosessorin .

Kuten Microwatt , alkuperäinen kehitys tehtiin noin kolmessa kuukaudessa, ja se sisälsi käskykokonaisuuden kokonaislukujen käsittelytoiminnon ; vähimmäismäärä, jotta se olisi yhteensopiva, ilman muistinhallintayksikköä ja liukulukuyksikköä . Libre-SOC: n nopea kehitys johtuu Microwattin tapaan ohjelmistosuunnittelukäytäntöjen merkittävästä käytöstä, mukaan lukien tuhannet yksikkötestit ja Microwatt- lähdekoodin käyttäminen vertailumallina .

Libre -SOC on epätavallinen siinä mielessä , että se on suunniteltu käyttämällä nMigenia , Python -pohjaista laitteiston kuvauskieltä (HDL). Myös säilyttää täydellinen avoimuus liittyy "libre", The ASIC asettelu suoritetaan coriolis2 , eli VLSI työkaluketjun kehittämä ja ylläpitämä Sorbonnen yliopisto : n Laboratoire d'Informatique de Paris 6 .

Laitteiston toteutus

Vaikka Libre-SOC on yhtä kehitetty kuin libre-ohjelmistoprojekti, lopulta tavoitteena on tuottaa todellisia "kovia" laitteistotuotteita verrattuna "pehmeisiin" syntetisoituihin versioihin, jotka heijastavat todellista kehitystä.

Ensimmäinen kova versio Libre-SOC: sta on TSMC: n valmistama 180 nm: n solmussa. Siru sisältää 130 000 logiikkaporttia , mitat 5,5 × 5,9 mm ² ja se pakataan 128 -nastaiseen QFP -pakettiin .

Historia

Libre-SOC aloitti toimintansa, kun Luke Leighton halusi, että sirutarjonnassa olisi täysin ilmainen ja ilmainen järjestelmä. Hän valitsi aluksi RISC-V- tukiaseman, mutta siirtyi myöhemmin OpenPOWERiin, kun se näytti sopivan paremmin projektiin. Se on toinen prosessori, joka on kirjoitettu tyhjästä OpenPOWER ISA 3.0: n avulla , ja ensimmäinen ilmainen ydin, joka on täysin riippumaton IBM: stä .

Hanke rahoitetaan pääosin NLnet -apurahoilla.

Samalla kun kehitetään "pehmeä ydin" Libre-SOC on valmistettu in 180 nm TSMC "Avaa MPW sukkula ohjelma" läpi Imec vuonna 2021. Valmis ASIC lähetettiin Imec heinäkuussa 2021 mennessä.

Linkit

• Libre-SOC: n virallinen sivu
• Libre-SOC-lähdekoodi
• OpenPOWER -luettelo POWER ISA: n Libre/Open -toteutuksista
• Artikkeleita Libre-SOC: sta

Katso myös

• OpenPOWER Foundation
• IBM POWER -prosessorit
• Luettelo avoimen lähdekoodin tietojenkäsittelylaitteista

Viitteet