Prosessivaihtelu (puolijohde) - Process variation (semiconductor)
Prosessi vaihtelu on luonnollisesti esiintyvä vaihtelu ominaisuuksia transistorit (pituus, leveys, oksidi paksuus), kun integroidut piirit ovat valmistettu . Prosessivaihtelun määrä tulee erityisen voimakkaammaksi pienemmissä prosessisolmuissa (<65 nm), kun vaihtelusta tulee suurempi prosenttiosuus laitteen koko pituudesta tai leveydestä ja kun ominaisuuksien koot lähestyvät perusulottuvuuksia, kuten atomien kokoa ja aallonpituutta käyttökelpoista valoa litografisten naamioiden kuvioimiseksi.
Prosessin vaihtelu aiheuttaa mitattavissa olevan ja ennustettavan varianssin kaikkien piirien, mutta erityisesti analogisten piirien, lähtötehokkuudessa epäsuhtaisuuden vuoksi. Jos varianssi aiheuttaa tietyn lähtömetriikan (kaistanleveys, vahvistus, nousuaika jne.) Mitatun tai simuloidun suorituskyvyn laskevan tai nousevan tietyn piirin tai laitteen spesifikaation alapuolelle tai sen yläpuolelle, se vähentää kyseisen laiteryhmän kokonaistuottoa .
Historia
Transistorin mukana keksijä William Shockley mainitsi ensimmäisen kerran puolijohteiden vaihteluista vuonna 1961 tekemässään analyysissa risteyksen hajoamisesta.
Schemmert ja Zimmer tekivät systemaattisen vaihtelun analyysin vuonna 1974 paperilla kynnysjänniteherkkyydestä. Tämä tutkimus tutki vaikutusta, että oksidin paksuuden ja istutuksen energia oli on kynnys jännite on MOS- laitteita.
vaihtelulähteet 1) porttioksidin paksuus 2) satunnaiset lisäaineen vaihtelut 3) Laitteen geometria, litografia nanometrin alueella
Karakterisointi
Puolijohdevalimot suorittavat analyysejä transistoreiden ominaisuuksien (pituus, leveys, oksidin paksuus jne.) Vaihtelevuudesta jokaiselle uudelle prosessisolmulle. Nämä mittaukset tallennetaan ja toimitetaan asiakkaille, kuten puolijohdeyrityksille. Tätä tiedostoryhmää kutsutaan yleisesti "mallitiedostoiksi" teollisuudessa, ja EDA-työkalut käyttävät sitä mallien simulointiin.
FEOL
Tyypillisesti prosessimalleja (esimerkki HSPICE) kuuluu prosessi kulmat perustuvat F Ront E nd O f L iini olosuhteissa. Nämä keskitetään usein tyypilliseen tai nimelliseen pisteeseen, ja ne sisältävät myös nopeita ja hitaita kulmia, jotka on usein erotettu Ntype- ja Ptype-kulmiksi ja jotka vaikuttavat epälineaarisiin aktiivisiin N + / P + -laitteisiin eri tavoin. Esimerkkejä ovat TT nimellisille N + ja P + transistoreille, FF nopeille N + ja P + transistoreille, FS nopeille N + ja hitaille P + transistoreille jne.
BEOL
Parasiittikaapeleita mallinnettaessa parasiitinpoistokannen mukana toimitetaan usein kohtisuorat prosessikulmat. (Esimerkki STAR-RC-uuttokannesta). Nämä kulmat on yleensä lueteltu tyypillisiksi / nimellisiksi tavoitearvolle ja Cbest / Cworst-kulmat vaihteluille: johtimen paksuus, johtimen leveys ja johdinoksidipaksuus, jotka johtavat johdotuksen pienimpään / suurimpaan kapasitanssiin. Usein toimitetaan ylimääräinen kulma, nimeltään RCbest ja RCworst, joka valitsee johtimen parametrit, jotka johtavat parhaan (matalin) ja huonimman (korkein) johdinvastuksen paksuuteen ja leveyteen, ja lisää sitten oksidipaksuuden, joka lisää parhaan (matalin) ja huonimman (suurin) kapasitanssi, joka johtuu oksidin paksuudesta, koska tämä arvo ei ole suoraan yhteydessä johdotuksen vastukseen.
Kiertotavat ja ratkaisut
Tilastollinen analyysi
Tätä lähestymistapaa käyttävät suunnittelijat suorittavat kymmenistä tuhansiin simulaatioita analysoimaan, miten piirin lähdöt käyttäytyvät transistoreiden mitatun vaihtelun mukaan kyseiselle prosessille. Transistoreiden mitatut kriteerit tallennetaan mallitiedostoihin, jotka annetaan suunnittelijoille piirien simuloimiseksi ennen simulointia.
Suunnittelijoiden käyttämä alkeellisinta lähestymistapaa on lisätä laitteiden kokoa, jotka ovat herkkiä ristiriidalle.
Topologian optimointi
Tätä käytetään kiillotuksen jne. Aiheuttaman vaihtelun vähentämiseen.
Kuviointitekniikat
Viivan reunojen karheuden vähentämiseksi käytetään edistyneitä litografiatekniikoita .